


bok25

**基
础**

班、计算机组成原理



数据通路





1.数据通路的组成



数据通路的组成

机器指令的执行是在数据通路中完成的

通常将指令执行过程中数据所经过的路径（包括路径上的部件）称为数据通路

ALU、通用寄存器、PSW、MMU、cache

浮点运算逻辑、异常和中断处理逻辑都属于数据通路的一部分

数据通路由控制部件进行控制



数据通路的组成

指令执行要用到的元件分为
操作元件（组合逻辑元件）和存储元件（状态元件）




数据通路的组成

操作元件（组合逻辑元件）

组合逻辑元件的输出只取决于当前的输入

操作元件没有存储功能
如果不在输出端设置寄存器而直接放到总线
可能会被覆盖



组合电路的定时不受时钟信号的控制,所有输入信号到达后,经过一定的逻辑门延迟
输出端的值被改变,并一直保持其值不变,直到输入信号改变



数据通路的组成

操作元件（组合逻辑元件）

组合逻辑元件的输出只取决于当前的输入

组合电路的定时不受时钟信号的控制,所有输入信号到达后,经过一定的逻辑门延迟
输出端的值被改变,并一直保持其值不变,直到输入信号改变

常见的操作元件有

多路选择器、加法器、ALU、译码器



数据通路的组成

指令执行要用到的元件分为
操作元件（组合逻辑元件）和存储元件（时序逻辑元件）



数据通路的组成

存储元件（时序逻辑元件）

具有存储功能,输入状态在时钟控制下被写到电路中,并保持电路的输出值不变
直到下一个时钟到达

输入端状态由时钟决定何时被写入,输出端状态随时可以读出

常见存储元件有

暂存器、锁存器、IR、PC

通用寄存器组、输出端带三态门的寄存器

带清零功能的寄存器、带自增功能的寄存器


带移位功能的寄存器



2.数据通路的基本结构




数据通路的基本结构 单总线数据通路





数据通路的基本结构 单总线数据通路




通过MAR MDR来完成存储器和CPU之间的信息传送

MAR为存储器地址寄存器

MDR为存储器数据寄存器



数据通路的基本结构 单总线数据通路






数据通路的基本结构 单总线数据通路

通用寄存器之间传送数据

首先总线是传输信号线,无法存储信息
同一时刻只能有一个部件把信息送到总线


故想让R1寄存器传送数据给R2,
只需要发出信号

$R1_{out}, R2_{in}$






数据通路的基本结构 单总线数据通路





数据通路的基本结构 单总线数据通路



算数&逻辑运算

ALU是一个没有记忆功能的组合逻辑电路,想要进行正确的运算,需要把两个操作数送入ALU的输入端,并在正确的ALU控制信号的控制下进行

假设需要 $R[R3] \leftarrow R[R1] + R[R2]$,则控制信号序列为

$R1_{out}, Y_{in}$ (Y和Z是对程序员透明的内部寄存器)


$R2_{out}, add(Z_{in})$

$Z_{out}, R3_{in}$

ALU的控制信号可以是: 加add,减sub,与and,或or,传送mov,取反not,取负neg等



数据通路的基本结构 单总线数据通路



算数&逻辑运算

ALU是一个没有记忆功能的组合逻辑电路,想要进行正确的运算,需要把两个操作数送入ALU的输入端,并在正确的ALU控制信号的控制下进行

假设需要 $R[R3] \leftarrow R[R1] + R[R2]$,则控制信号序列为

$R1_{out}, Y_{in}$ (Y和Z是对程序员透明的内部寄存器)

$R2_{out}, add(Z_{in})$

$Z_{out}, R3_{in}$

这些操作不能同时进行,因为任何时刻只能将一个寄存器的内容送到总线
任何一步结束时结果要送到某个寄存器的输入端(保存到寄存器)
因此,该操作需要三个时钟周期(节拍)

ALU的控制信号可以是: 加add,减sub,与and,或or,传送mov,取反not,取负neg等



数据通路的基本结构 单总线数据通路


从主存读取一个字（指令或数据或数据的地址）

假设R1存储了目标主存单元地址

$R1_{out}, MAR_{in}$
read
 $MDR_{out}, R2_{in}$



存储器






数据通路的基本结构 单总线数据通路

把一个字（数据）写入主存

将R1的内容写入R2所指的主存单元中

$R1_{out}, MDR_{in}$
 $R2_{out}, MAR_{in}$
write



系统总线

控制线

地址线

数据线

PC

IR

指令译码器

MAR

MDR

R0

R1

R2

Y

ALU

Z

加

减

1- $\rightarrow C_0$


ALU控制

CPU内部

内总线




数据通路的基本结构 三总线数据通路





数据通路的基本结构 三总线数据通路



多总线结构在执行指令时所需要的步骤大为减少



数据通路的基本结构 单周期数据通路

最简单的非总线结构处理器是**单周期处理器**，**单周期处理器**指其所有指令的指令周期都为**一个时钟周期**

单周期数据通路即是单周期处理器中的数据通路

在单周期数据通路中，取指令、指令译码、取操作数、执行运算、存结果、更新PC等所有操作都需在**一个时钟周期**内完成

为保证单周期数据通路的所有指令都在一个时钟周期内完成，其时钟周期应该以最复杂指令所用指令周期为准，所以单周期处理器的时钟周期特别长，指令执行速度很慢



数据通路的基本结构

RISC

RISC 架构的简单性使其理论上适合单周期 CPU 设计，但这种设计在实际的高性能计算中很少使用，因为它限制了处理器的时钟速度和整体性能。

相反，现代 RISC 处理器更倾向于使用流水线和其他高级技术来提高性能，尤其是在商用和工业应用中。单周期设计更常见于教学和简单的嵌入式系统中，这些系统对性能的需求相对较低。



数据通路的基本结构 单周期&多周期CPU对比

	部件利用率	CPI	一个时钟周期在干嘛
单周期CPU	低 大部分时间在保持信号	1	完成一条指令
多周期CPU	高	>1	一个步骤占用一个时钟周期 (将整个CPU的执行过程分成几个阶段，每个阶段用一个时钟去完成)